ENE架构的问题

volpone

SPI flash rom挂在EC下面。

1. 请问EC里的8051在fetch在SPI flash ROM code时，这时host通过LPC也要读或写SPI flash ROM，
    要让8051进入IDLE mode？这时是不是就是PETER大侠说的更新NVROM？

$ Y5 `* a- |9 b/ l# @3 n2. 通过SPI fetch flash rom code，若8051 run 22MHz，SPI interface run 33MHz，来得及让8051每
    条指令fetch一次吗？小弟算好像来不及，莫非与晶片内部的2k-XROM有关？

3. 8051 fetch SPI ROM 时，是用那条指令？参考peter大侠文章说的W25X80那颗，开机时，第一条指令要怎么读？
$ ~4 x9 M# r& L( M9 F/ S
小弟是新手，没做过，各位大哥赐教。
+ Q& V$ s  f9 z; j& U" U
3 M4 e/ t  n5 v! \2 ^4 p[ 本帖最后由 volpone 于 2009-8-18 10:38 编辑 ]

jacksonwxm

好问题，虽然在做ENE的EC，但是回答不来，顶一下吧，这里最近好冷清了。

qdk0901

1. 请问EC里的8051在fetch在SPI flash ROM code时，这时host通过LPC也要读或写SPI flash ROM
8 N5 K9 P9 a! R' \    要让8051进入IDLE mode？这时是不是就是PETER大侠说的更新NVROM？
=====================================================================
: Y+ |7 X0 ~% `5 x5 S读取由LPC to SPI桥控制，不需要你控制。写入需要让8051停止取指令
- }+ a/ P! p+ p2 _) Q% e7 C0 L=====================================================================
2. 通过SPI fetch flash rom code，若8051 run 22MHz，SPI interface run 33MHz，来得及让8051每
+ l+ ?6 G; Q2 o2 b/ Q    条指令fetch一次吗？小弟算好像来不及，莫非与晶片内部的2k-XROM有关？
================================================================
ENE的EC是3 cpu cycles per instructtion cycles,而大部分指令又需要2个或者更多 instruction cycles，
6 {7 ^- k' C4 d1 ^# l1 l; L6 e因此，MIPS为3.7M，再加上有指令缓存，应该是来得及的
================================================================
+ r- D7 z$ W1 g, H. N- T3. 8051 fetch SPI ROM 时，是用那条指令？参考peter大侠文章说的W25X80那颗，开机时，第一条指令要怎么读？
小弟是新手，没做过，各位大哥赐教
& y5 Z! [; I7 H  [0 k================================================================
没有指令。8051已经为你做好了这些
3 v% T- I) R. }================================================================

chichitete

8051内部电路是不是有code buffer?