ENE架构的问题

volpone

SPI flash rom挂在EC下面。

1. 请问EC里的8051在fetch在SPI flash ROM code时，这时host通过LPC也要读或写SPI flash ROM，
. K( k2 q5 i2 }; L, ^5 M/ ]0 S; }    要让8051进入IDLE mode？这时是不是就是PETER大侠说的更新NVROM？
; G+ [5 x6 }0 t0 u% H( g& E; t
9 \0 `; l* C5 F+ D. m2. 通过SPI fetch flash rom code，若8051 run 22MHz，SPI interface run 33MHz，来得及让8051每
- {, R3 R6 ^0 M9 U, {, j    条指令fetch一次吗？小弟算好像来不及，莫非与晶片内部的2k-XROM有关？
3 @' n, ~* q. u* z. l: Z! p
3. 8051 fetch SPI ROM 时，是用那条指令？参考peter大侠文章说的W25X80那颗，开机时，第一条指令要怎么读？

7 e) D0 X1 X, S/ e9 i! R" s小弟是新手，没做过，各位大哥赐教。

[ 本帖最后由 volpone 于 2009-8-18 10:38 编辑 ]

jacksonwxm

好问题，虽然在做ENE的EC，但是回答不来，顶一下吧，这里最近好冷清了。

qdk0901

1. 请问EC里的8051在fetch在SPI flash ROM code时，这时host通过LPC也要读或写SPI flash ROM
" ~6 Z5 V9 @( o, n( |: }    要让8051进入IDLE mode？这时是不是就是PETER大侠说的更新NVROM？
=====================================================================
读取由LPC to SPI桥控制，不需要你控制。写入需要让8051停止取指令
=====================================================================
, R& I( z1 w. h1 e2. 通过SPI fetch flash rom code，若8051 run 22MHz，SPI interface run 33MHz，来得及让8051每
3 ~- e! V. D7 P    条指令fetch一次吗？小弟算好像来不及，莫非与晶片内部的2k-XROM有关？
================================================================
ENE的EC是3 cpu cycles per instructtion cycles,而大部分指令又需要2个或者更多 instruction cycles，
因此，MIPS为3.7M，再加上有指令缓存，应该是来得及的
' i( }6 }; H3 p" D1 A================================================================
. ~" n6 x* B* t  z) z# w, u3. 8051 fetch SPI ROM 时，是用那条指令？参考peter大侠文章说的W25X80那颗，开机时，第一条指令要怎么读？
2 n7 g# O9 ^# N7 }小弟是新手，没做过，各位大哥赐教
5 F8 G1 W( p( o/ I================================================================
没有指令。8051已经为你做好了这些
2 h" ]4 I( ]7 V) o2 R================================================================

chichitete

8051内部电路是不是有code buffer?